以半导体封测制造看良率分析的数智化技术
来源: | 作者:pmod6d781 | 发布时间: 2022-06-15 | 3612 次浏览 | 分享到:


最后将数据分析与失效分析的结果进行匹配,确认一致性后形成最终的分析结论。


4、锁定根因

将不良分析形成的规律性信息和各工艺、设备失效模式进行整合,最终确定不良的发生机理,便于后续改善对策、计划的制定和执行。


二、传统良率分析手段的困境和挑战

传统良率的分析手段,目前主要有以下几点困境和挑战:

1、传统良率分析依靠工程师使用Excel、Minitab等将电测试、MES加工过程、Inline检测、品质检验等多系统数据进行整合、对齐。存在分析耗时、数据逻辑不客观、分析不全面等痛点。数据分析时,80%以上的时间花在前期数据清洗和数据整合上。


2、芯片封装、测试的数据量每天多达几十个GB,同时随着FDC/RMS应用,大量Tool、Sensor实时海量数据也加入进来,传统工具不能胜任如此大量的数据分析。


3、工厂的工艺、质量、设备等部门关注不同维度下的良率指标,例如设备部门关注同型号设备产品良率差异、新设备入厂初期良率表现;工艺部门关注所在工艺产品良率波动情况等,这类需求随着组织业务的发展也会不断变化。传统分析方法主要集中在产品整体良率的分析,无法满足多样、快速、灵活的分析需求。


4、多层堆叠产品的缺陷并不发生在最上层的芯片,而是埋在内部(Bump或中间层的芯片上),缺陷很难被观察到,如何快速准确定位缺陷发生位置就变得十分紧迫。


                                                      内部Bump不良                    中间Die不良



5、在可视方面由于工具的制约,无法进行全制品、芯片级别的展示,也不能灵活实施Stack Map,Heatmap等大数据可视分析。同时,数据可视的结论依靠人为判断,不能形成诊断性结果,存在主观差异性。